Files
hardware/Logisim/Chapter4/hw1_1Vote4.circ
2025-12-31 19:35:06 +08:00

111 lines
3.8 KiB
XML

<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.9.0" version="1.0">
This file is intended to be loaded by Logisim-evolution v3.9.0(https://github.com/logisim-evolution/).
<lib desc="#Wiring" name="0">
<tool name="Pin">
<a name="appearance" val="classic"/>
</tool>
</lib>
<lib desc="#Gates" name="1"/>
<lib desc="#Plexers" name="2"/>
<lib desc="#Arithmetic" name="3"/>
<lib desc="#Memory" name="4"/>
<lib desc="#I/O" name="5"/>
<lib desc="#TTL" name="6"/>
<lib desc="#TCL" name="7"/>
<lib desc="#Base" name="8"/>
<lib desc="#BFH-Praktika" name="9"/>
<lib desc="#Input/Output-Extra" name="10"/>
<lib desc="#Soc" name="11"/>
<main name="main"/>
<options>
<a name="gateUndefined" val="ignore"/>
<a name="simlimit" val="1000"/>
<a name="simrand" val="0"/>
</options>
<mappings>
<tool lib="8" map="Button2" name="Poke Tool"/>
<tool lib="8" map="Button3" name="Menu Tool"/>
<tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
</mappings>
<toolbar>
<tool lib="8" name="Poke Tool"/>
<tool lib="8" name="Edit Tool"/>
<tool lib="8" name="Wiring Tool"/>
<tool lib="8" name="Text Tool"/>
<sep/>
<tool lib="0" name="Pin"/>
<tool lib="0" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
</tool>
<sep/>
<tool lib="1" name="NOT Gate"/>
<tool lib="1" name="AND Gate"/>
<tool lib="1" name="OR Gate"/>
<tool lib="1" name="XOR Gate"/>
<tool lib="1" name="NAND Gate"/>
<tool lib="1" name="NOR Gate"/>
<sep/>
<tool lib="4" name="D Flip-Flop"/>
<tool lib="4" name="Register"/>
</toolbar>
<circuit name="main">
<a name="appearance" val="logisim_evolution"/>
<a name="circuit" val="main"/>
<a name="circuitnamedboxfixedsize" val="true"/>
<a name="simulationFrequency" val="1.0"/>
<comp lib="0" loc="(110,240)" name="Pin">
<a name="appearance" val="NewPins"/>
<a name="label" val="B"/>
</comp>
<comp lib="0" loc="(110,300)" name="Pin">
<a name="appearance" val="NewPins"/>
<a name="label" val="C"/>
</comp>
<comp lib="0" loc="(110,360)" name="Pin">
<a name="appearance" val="NewPins"/>
<a name="label" val="A"/>
</comp>
<comp lib="0" loc="(110,420)" name="Pin">
<a name="appearance" val="NewPins"/>
<a name="label" val="D"/>
</comp>
<comp lib="0" loc="(500,340)" name="Pin">
<a name="appearance" val="NewPins"/>
<a name="facing" val="west"/>
<a name="label" val="F"/>
<a name="output" val="true"/>
</comp>
<comp lib="1" loc="(300,270)" name="NAND Gate">
<a name="inputs" val="3"/>
</comp>
<comp lib="1" loc="(300,420)" name="NAND Gate"/>
<comp lib="1" loc="(440,340)" name="NAND Gate"/>
<wire from="(110,240)" to="(190,240)"/>
<wire from="(110,300)" to="(190,300)"/>
<wire from="(110,360)" to="(150,360)"/>
<wire from="(110,420)" to="(150,420)"/>
<wire from="(150,330)" to="(150,360)"/>
<wire from="(150,330)" to="(210,330)"/>
<wire from="(150,360)" to="(150,400)"/>
<wire from="(150,400)" to="(240,400)"/>
<wire from="(150,420)" to="(150,440)"/>
<wire from="(150,440)" to="(240,440)"/>
<wire from="(190,240)" to="(190,250)"/>
<wire from="(190,250)" to="(240,250)"/>
<wire from="(190,270)" to="(190,300)"/>
<wire from="(190,270)" to="(240,270)"/>
<wire from="(210,290)" to="(210,330)"/>
<wire from="(210,290)" to="(240,290)"/>
<wire from="(300,270)" to="(330,270)"/>
<wire from="(300,420)" to="(330,420)"/>
<wire from="(330,270)" to="(330,320)"/>
<wire from="(330,320)" to="(380,320)"/>
<wire from="(330,360)" to="(330,420)"/>
<wire from="(330,360)" to="(380,360)"/>
<wire from="(440,340)" to="(500,340)"/>
</circuit>
</project>