New Hardware Git
This commit is contained in:
42
Verilog/ez1/ez.vcd
Normal file
42
Verilog/ez1/ez.vcd
Normal file
@@ -0,0 +1,42 @@
|
||||
$date
|
||||
Thu May 29 14:49:58 2025
|
||||
$end
|
||||
$version
|
||||
Icarus Verilog
|
||||
$end
|
||||
$timescale
|
||||
1ns
|
||||
$end
|
||||
$scope module test $end
|
||||
$var wire 1 ! c $end
|
||||
$var reg 1 " a $end
|
||||
$var reg 1 # b $end
|
||||
$scope module nnt $end
|
||||
$var wire 1 " a $end
|
||||
$var wire 1 # b $end
|
||||
$var wire 1 ! c $end
|
||||
$upscope $end
|
||||
$upscope $end
|
||||
$enddefinitions $end
|
||||
$comment Show the parameter values. $end
|
||||
$dumpall
|
||||
$end
|
||||
#0
|
||||
$dumpvars
|
||||
x#
|
||||
x"
|
||||
x!
|
||||
$end
|
||||
#100
|
||||
0!
|
||||
0#
|
||||
0"
|
||||
#300
|
||||
1!
|
||||
1#
|
||||
#500
|
||||
0#
|
||||
1"
|
||||
#700
|
||||
1#
|
||||
#800
|
||||
Reference in New Issue
Block a user